高速串行總線各種新興標準和技術不斷挑戰(zhàn)設計和測試測量，若干年來DDR技術已經(jīng)經(jīng)歷了1-4，JEDEC的標準更新針對DDR5/6不斷有新版本發(fā)布，當前主流仍采用DDR4、LPDDR4X，泰克也一直跟蹤標準最新進展并為工程師工作，致力于成為客戶設計團隊的真正延伸，努力將突破性創(chuàng)新推向市場。

LPDDR4標準是行業(yè)領先的低功耗易失性（DRAM）存儲標準，用于存儲系統(tǒng)代碼，軟件應用和用戶數(shù)據(jù)。

由于應用領域的特殊性，DDR總線對傳輸延時的要求特別高，數(shù)據(jù)傳輸和流程控制直接通過多種不同功能的信號線同步協(xié)作來完成，典型的信號線包括時鐘、DQS、地址、控制和數(shù)據(jù)信號，僅數(shù)據(jù)信號線就高達64根，并且地址、控制和數(shù)據(jù)信號均使用單端信號的方式來傳輸，測試挑戰(zhàn)很大。

客戶面臨三大挑戰(zhàn)，讀寫分離、信號采集、復雜的標準和繁多的測量項。

DDR測試三大挑戰(zhàn)

1. 讀寫分離

為了保證傳輸?shù)男剩珼DR通過相同的DQ和DQS信號，使用分時的方式進行數(shù)據(jù)讀取(Read)和數(shù)據(jù)寫入(Write)的操作，用戶很難在一次數(shù)據(jù)采集中僅捕獲Read或者僅捕獲Write信號。

而Read和Write的測量標準，尤其是時序方面是完全不同的。這就為DDR的測量帶來了一個難題，如何才能準確地分離Read和Write，從而分別進行測量？

2. 信號采集

無論是DIMM內(nèi)存條，還是On-board Chip，如何尋找最佳的測試點，采集到最佳的DDR信號永遠是一個挑戰(zhàn)性的問題。DDR信號采集必須在最靠近傳輸線末端的位置，否則信號的反射會非常明顯。

絕大部分DDR待測物并不會預留專門的靠近接收端的測試點，甚至連過孔都沒有，用戶經(jīng)常面臨找不到測試點，或者測試點遠離接收端導致信號質(zhì)量很差。

3. 復雜的標準和繁多的測量項

DDR包含多種不同的信號類型，時鐘、DQS、數(shù)據(jù)、地址和控制信號，每種不同類型的信號都有大量專門的測量項需要分別進行測量，學習和掌握這些測試方法對工程師并不容易。

泰克科技LPDDR4測試方案

Cadence IP支持JEDEC LPDDR4X/4/3和DDR4標準，提供了成熟的，功能強大的兼容性驗證解決方案，適用于知識產(chǎn)權（IP）、片上系統(tǒng)（SoC）和系統(tǒng)級驗證。LPDDR4X在LPDDR4的基礎上進一步將I / O電壓從1.1V降低到0.6V來節(jié)省更多功率，支持的 DATA RATE 高達4266MT/s，旨在滿足最新一代移動設備(如智能電話、平板電腦、超薄筆記本電腦)，以及高級輔助駕駛系統(tǒng)(ADAS)和L3/L4自動駕駛應用對高性能和高存儲密度的要求。

作為Cadence在南京的全資子公司，南京凱鼎電子科技有限公司是一家EDA和IP設計服務提供商，在DDR IP方面，凱鼎電子開發(fā)了基于SMIC14SFP工藝的DDR4、LPDDR4以及LPDDR4X 接口的IP, LPDDR4以及LPDDR4X的速率可達4266MT/s，是目前國內(nèi)基于SMIC14SFP工藝的最高速率DDR IP。

“ 在DDR IP的驗證中，我們采用的是Tektronix高帶寬實時示波器+DDRA 分析軟件的解決方案。Tektronix解決方案為我們提供了細致全面而且十分便捷的各項參數(shù)測量及分析，對我們提高測試測量效率有非常大的幫助和貢獻?！?

—— Cadence南京工程師表示

泰克助您應對三大測試挑戰(zhàn)

對于讀寫分離問題，泰克使用獨有的Search & Mark功能，基于Read和Write之間細微的差別，比如相位、幅度、Preamble長度、控制信號狀態(tài)，來準確定位并精確測量波形中所有的Read或Write，輕松解決讀寫分離難題。

對于信號采集問題，泰克和合作伙伴Nexus推出DDR專用的Interposer夾具，在保證信號采集質(zhì)量的同時，使得信號的獲取變得非常簡單。還可以利用SDLA軟件對夾具進行去嵌處理，消除夾具帶來的信號完整性損失。

面對復雜的標準和繁多的測量項，泰克的DDRA軟件支持所有DDR相關標準，包括DDR1/2/3/4,LPDDR1/2/3/4/4X,GDDR3/5，支持JEDEC標準中所有信號完整性相關的測量項，幫助工程師輕松完成測量任務。